⑴熟悉TEC-8计算机硬件实验系统的结构与组成；

 ⑵熟悉TEC-8模型计算机的节拍脉冲T1,T2,T3；

 ⑶熟悉双端口通用寄存器的读写操作；

二、实验仪器设备、试剂或材料

1．TEC-8实验系统

2．逻辑测试笔（在实验箱上方，附件盒中）；

三、实验原理

（1）了解TEC-8模型计算机中机器周期与T1、T2和T3时序关系

（2）寄存器读写实验电路图

（3）寄存器读写实验涉及的信号

（4）寄存器读写实验的控制方式

四、实验内容与步骤

1．寄存器的读写实验过程拟采用两种信号控制方式

“独立”控制方式：手动连线，并通过拨位开关控制相应的信号以完成数据的读写操作。

微程序控制方式：用控制台操作进行寄存器读写

1. 实验准备

（1）首先将控制区域中的控制转换开关拨到 “独立”位置

（2）连线：利用电平开关K5~K0，手动控制信号RD1、RD0、RS1、RS0、DRW和SBUS，用导线建立他们之间的连接关系；（注意：插拔导线必须在关闭电源的时候进行；导线采用自锁紧设计，插拔时注意方向，插入时，沿顺时针旋转90度，拔除时逆时针转动90-180度）

（3）向寄存器堆写入数据（ SWC=1、SWB=0、SWA=0、 DRW=1、SBUS=1 ）并验证

（4）从寄存器堆读出数据（ SWC=0、SWB=1、SWA=1）并验证

• 进行寄存器读、写实验

连线：利用电平开关K5~K0，手动控制信号RD1、RD0、RS1、RS0、DRW和SBUS，用导线建立他们之间的连接关系；（注意：插拔导线必须在关闭电源的时候进行；导线采用自锁紧设计，插拔时注意方向，插入时，沿顺时针旋转90度，拔除时逆时针转动90-180度）

信号ABUS、MBUS、IABUS接地，只要接头悬空即可

接线

K0  接  SBUS

K1  接  DRW

K2  接  RS0

K3  接  RS1

K4  接  RD0

K5  接  RD1

K6  接  MBUS

五、实验结果与分析

1.进行写操作：将DP，SWC置1位（后续写操作都是如此）；现在进行第一位的写操作：将K0（SBUS）；K1（DRW）置1位，数据开关设定为01H（00000001B），此时D0~D7对应SD0是亮状态，如图1所示。

2.按下QD键进行写入，此时可看见AR0~AR7显示对应的01H，如图2所示。

3. 现在进行第二位的写操作：将K0（SBUS）；K1（DRW），K4（RD0）置1位，数据开关设定为03H（00000011B），此时D0~D7对应SD0,SD1是亮状态，如图3所示。

4.按下QD键进行写入，此时可看见AR0~AR7显示对应的03H，如图4所示。

5. 现在进行第三位的写操作：将K0（SBUS）；K1（DRW），K2（RS0），K5（RD1）置1位，数据开关设定为07H（00000111B），此时D0~D7对应SD0,SD1，SD2是亮状态，如图5所示。

6.按下QD键进行写入，此时可看见AR0~AR7显示对应的07H，如图6所示。

7. 现在进行第四位的写操作：将K0（SBUS）；K1（DRW），K3（RS1），K4(RD0)，K5（RD1）置1位，数据开关设定为0FH（00001111B），此时D0~D7对应SD0,SD1，SD2，SD3是亮状态，按下QD键写入数据此时可看见AR0~AR7显示对应的0FH，如图7所示。

8.进行从A端口读数据阶段：将DP，SWA，SWB置1位（后续读操作都是如此）；现在进行第一位的读操作：将K4（RD0）；K5（RD1）置0位，此时A0~A7显示R0（即为01H）数据，如图8所示。

9.现在进行第二位的读操作：将K4（RD0）置1位；K5（RD1）置0位，此时A0~A7显示R1（即为03H）数据，如图9所示。

10.现在进行第四位的读操作：将K4（RD0）置1位；K5（RD1）置1位，此时A0~A7显示R3（即为0FH）数据，如图10所示。

11.进行从B端口读数据阶段：将DP，SWA，SWB置1位（后续读操作都是如此）；现在进行第一位的读操作：将K2（RS0）；K3（RS1）置0位，此时B0~B7显示R0（即为01H）数据，如图11所示。

12.现在进行第二位的读操作：将K2（RS0）置1位；K3（RS1）置0位，此时B0~B7显示R1（即为03H）数据，如图12所示。

13.现在进行第二位的读操作：将K2（RS0）置0位；K3（RS1）置1位，此时B0~B7显示R2（即为07H）数据，如图13所示。

14.现在进行第三位的读操作：将K2（RS0），K3（RS1）置1位，此时B0~B7显示R3（即为0FH）数据，如图14所示。

（1）熟悉运算器的读写操作、TEC-8模型计算机的节拍脉冲；

（2）熟悉运算器的数据传送通路；

（3）验证 74LS181 的加、减、与、或功能；

（4）按给定的数据，完成几种指定的算术、逻辑运算。

二、实验仪器设备、试剂或材料

1．TEC-8实验系统

2．逻辑测试笔（在实验箱上方，附件盒中）；

三、实验原理

运算器是数据的加工处理部件，是中央处理器（CPU）的重要组成部分。运算器最基本的结构中必须有算术/逻辑运算单元（ALU）、通用寄存器、累加器（ACC）、数据总线（DBUS）等逻辑构件。

CPU在运算器中，将一些运算数据、指令、地址保存在寄存器中。寄存器（Register）是中央处理器的重要组成部分。寄存器是有限存储容量的高速存储器部件，可用来暂存指令、数据和地址。在CPU的算术逻辑部件中，包含的寄存器主要是累加器ACC（寄存器堆）。寄存器堆由几组寄存器组成，其中的寄存器分为通用寄存器、专用寄存器。寄存器的基本单元是D触发器，按用途分为基本寄存器和移位寄存器。基本寄存器由D触发器组成，在CLK时序脉冲作用下，每个D触发器能够寄存一位二进制。

TEC-8模型计算机的运算器部件的主体部分——ALU，由2片4位长度的算术逻辑运算芯片74181，加上7474、74244、74245、7430各1片组成。74181能够进行4位算术逻辑运算，2片74181分别完成低4位运算、高4位运算，二者级联在一起构成一个8位的算术逻辑单元。级联方式就是将低4位74LS181的进位输出引脚/C_n+4，与高4位74LS181的进位输入引脚/C_n连接。

图2.3标识出了本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的8个二进制数据开关SD7-SD0来设置，然后输入到双端口通用寄存器组中。

双端口寄存器组由1片可编程器件EPM7064实现，里面包含4个8位通用寄存器（R0、R1、R2、R3）、 4选1选择器A、4选1选择器B、2-4译码器（上图虚线框内的部分集成在1片EPM7064中），用于保存参与运算的数据，向ALU提供两个运算操作数A和B，并保存运算后的结果。4个寄存器通过4选1选择器A向ALU的A端口提供A操作数，通过4选1选择器B向ALU的B端口提供B操作数。2-4译码器产生信号LR0、LR1、LR2和LR3，用以选择保存运算数据结果的寄存器，其控制信号中RD1、RD0用于选择送ALU的A端口（左端口）的通用寄存器。RS1、RS0用于选择送ALU的B端口（右端口）的通用寄存器。

TEC-8模型机中的运算器操作在1个机器周期内(含1组T1、T2、T3)完成。在T1期间，产生2个8位参与运算的数A和B（对加法运算来说，A是被加数，B是加数）；产生控制运算类型的信号M、S3、S2、S1、S0和CIN；产生控制写入Z标志寄存器的信号LDZ、控制写入C标志寄存器的信号LDC、将运算的数据结果送往数据总线DBUS的控制信号ABUS。这些控制信号保持到T3结束。在T2期间，根据控制信号，算术逻辑单元对A、B端口的8位数完成某种运算功能（加、减、与、或和数据传送等）。在T3的上升沿，保存运算的数据结果到一个8位寄存器中，同时保存进位标志C和结果为0标志Z。

运算得到的数据结果在信号ABUS为“1”时，送往数据总线DBUS（D7~D0）。需强调的是：数据总线DBUS有4个信号来源：运算器(受信号ABUS控制)、存储器(受信号MBUS控制)、数据开关(受信号SBUS控制)和中断地址寄存器(受信号IABUS控制)。在每一时刻只允许其中一个信号源送往数据总线，即在每一时刻信号ABUS、MBUS、SBUS、IABUS中最多只能有1个有效，对于无效信号，必须显式地给其赋值“0”。

运算后的标志结果在T3的上升沿保存进位标志位C和结果为0标志位Z。加、减法运算同时影响C标志和Z标志，与、或逻辑运算只影响Z标志。

表 2.174LS181 算术/逻辑运算功能表（只摘选本实验实际用到的）

四、实验内容与步骤

（一）运算器组成实验（微程序控制方式）

作为“独立”控制方式脱机运算器实验的对比，TEC-8将运算器功能测试相关步骤“固化”，并通过微程序控制方式将各个环节所需操作控制信号写成微代码存放于控存中，只需将模型机设置成“微程序”控制方式，且将操作模式开关设置为SWCSWBSWA=101，即“运算器组成实验”，按一下QD按钮进入该模式，即可根据微操作控制信号进行相关操作，并完成本实验项目。

实验任务：在微程序控制器方式下，对下述7组数据进行加、减、与、或运算。

① A=0F0H, B=10H   ⑤ A=0FFH, B=0AAH

② A=10H, B=0F0H   ⑥ A=55H, B=0AAH

③ A=03H, B=05H    ⑦ A=0C5H, B=61H

④ A=0AH, B=0AH

实验步骤

1.实验准备

将“控制转换”开关拨到“微程序”位置（下方，微程序灯亮）；

将“微程序控制器”右侧的“编程开关”拨到“正常”位置（注：后续所有实验都如此）；

将单微指令开关DP拨到向上（1）位置。打开电源。

2.用逻辑测试笔测试节拍脉冲信号T1、T2、T3

（1）将逻辑测试笔的一端（小头）插入TEC-8实验台（右上角）上的“逻辑测试笔”上面的插孔中，另一端（大头）插入实验台左下角“时序”模块“T1”插孔中。注意笔的两端不要插反。

（2）按复位按钮CLR，使时序信号发生器复位。

（3）按一次逻辑测试笔框内的Reset按钮（实验台上方中间，蓝色方形按钮），使逻辑测试笔上的脉冲计数器复位，2个黄灯D1、D0均灭。

（4）按一次启动按钮QD，这时指示灯D1、D0的状态应为01B，指示产生了一个T1脉冲；

如果再按一次QD按钮，则指示灯D1、D0的状态应当为10B，表示又产生了一个T1脉冲；

继续按QD按钮，可以看到在单周期运行方式下，每按一次QD按钮，就产生一个T1脉冲。逻辑测试笔最多能够测试3个连续脉冲。

（5）用同样的方法测试T2、T3。

3. 进行加、减、与、或实验

（1）设置加、减、与、或实验模式

按复位按钮CLR，使TEC-8实验系统复位。指示灯μA5～μA0显示00H。

将操作模式开关SWCSWBSWA设置为101，进入“运算器组成实验”操作模式。

按一次QD按钮，产生一组节拍脉冲信号T1、T2、T3，进入加、减、与、或实验。

（2）设置数A

指示灯μA5～μA0显示0BH。在数据开关SD7～SD0上设置数A。在数据总线DBUS指示灯D7～D0上可以看到数据设置的正确不正确，发现错误需及时改正。

设置数据正确后，按一次QD按钮，将SD7～SD0上的数据写入R0，进入下一步。

（3）设置数B

指示灯μA5～μA0显示15H。这时R0已经写入，在指示灯B7～B0上可以观察到R0的值。在数据开关SD7～SD0上设置数B。

设置数据正确后，按一次QD按钮，将SD7～SD0上的数据写入R1，进入下一步。

（4）进行加法运算

指示灯μA5～μA0显示16H。指示灯A7～A0显示被加数A（R0），指示灯B7～B0显示加数B（R1），D7～D0指示灯显示运算结果A+B。按一次QD按钮，进入下一步。

（5）进行减法运算

指示灯μA5～μA0显示17H。这时指示灯C（红色）显示加法运算得到的进位C，指示灯Z（绿色）显示加法运算得到的结果为0信号。指示灯A7～A0显示被减数A（R0），指示灯B7～B0显示减数B（R1），指示灯D7～D0显示运算结果A-B。按一次QD按钮，进入下一步。

（6）进行与运算

指示灯μA5～μA0显示18H。这时指示灯C（红色）显示减法运算得到的进位C，指示灯Z（绿色）显示减法运算得到的结果为0信号。

指示灯A7～A0显示数A（R0），指示灯B7～B0显示数B（R1），指示灯D7～D0显示运算结果A and B。按一次QD按钮，进入下一步。

（7）进行或运算

指示灯μA5～μA0显示19H。这时指示灯Z（绿色）显示与运算得到的结果为0信号。指示灯C保持不变。指示灯A7～A0显示数A（R0），指示灯B7～B0显示数B（R1），指示灯D7～D0显示运算结果A or B。按一次QD按钮，进入下一步。

（8）结束运算

指示灯μA5～μA0显示00H。这时指示灯Z（绿色）显示或运算得到的结果为0信号。指示灯C保持不变。

按照上述步骤，对要求的7组数据进行运算。

• 根据实验结果填写表2.2。

注意：进位信号C是运算器ALU最高进位“/Cn+4”信号的反，即Cn+4（有进位为1，无进位为0）。进位 C 只在加法运算和减法运算时产生；74LS181算术运算用补码表示法，减法运算采用补码运算方式，即先求得[-减数]的补码，然后和被减数的补码相加的方式完成。较大的数减去较小的数，或者2个相等的数相减时会产生进位（借位）。运算产生的进位在 T3 的上升沿进入寄存器中保存。

• 实验问答题

结合实验现象，对每一实验步骤（参见表2.3）中下述信号所起的作用进行解释：M、S0、S1、S2、S3、CIN、ABUS、LDC、LDZ、SEL3、SEL2、SEL1、SEL0、DRW、SBUS。并说明在该步骤中，哪些信号是必需的，哪些信号不是必需的，哪些信号必需采用实验中使用的值，哪些信号可以不采用实验中使用的值。

备注：

（1）表中信号值为“1”表示高电平，信号值为空默认值为“0"；

（2）几个实验步骤的运算器控制信号，请参考上页中ALU表（表2.1）的运算逻辑功能，请解释六个步骤相应的控制信号的具体功能。

【思考题】

1.  为什么在ALU的A端口和B端口的数据确定后，在数据总线DBUS上能够直接观测运算的数据结果，而标志结果却在下一步才能观测到？

答：因d为标志信号通常只有在系统正常运行时才会产生，而在上电后需要一段时间才能检测到它们的存在。

五、实验结果与分析

1.设定操作数A为F0H，操作数B为10H，相应操作数在A端口和B端口的显示结果如图1所示。

2.对操作数A和B进行加法运算，即为F0H+10H，结果如图2所示。

3.对操作数A和操作数B进行减法运算，即为F0-10H，结果如图3所示。

4.对操作数A和操作数B进行与运算，即为F0H&10H，结果如图4所示。

5.对操作数A和操作数B进行或运算，即为F0H\\10H，结果如图5所示。

6.尝试设定操作数A为20，在数据总线D7~D0的结果如图6所示。

7.尝试设定写自己学号23，在数据总线D7~D0的结果如图7所示。

8.对操作数A和操作数B进行加法运算，即为20H+23H，结果如图8所示。

9.对操作数A和操作数B进行减法运算，即为20H-23H，结果如图9所示。

10.对操作数A和操作数B进行与运算，即为20&23，结果如图10所示。

11.对操作数A和操作数B进行或运算，即为20\\23，结果如图11所示。

回答实验问答题：结合实验现象，对每一实验步骤（参见表2.3）中下述信号所起的作用进行解释：M、S0、S1、S2、S3、CIN、ABUS、LDC、LDZ、SEL3、SEL2、SEL1、SEL0、DRW、SBUS。并说明在该步骤中，哪些信号是必需的，哪些信号不是必需的，哪些信号必需采用实验中使用的值，哪些信号可以不采用实验中使用的值。

回答【思考题】：为什么在ALU的A端口和B端口的数据确定后，在数据总线DBUS上能够直接观测运算的数据结果，而标志结果却在下一步才能观测到？

在一个典型的计算机系统中，ALU（算术逻辑单元）是执行算术和逻辑运算的关键组件之一。ALU的A端口和B端口是用于输入操作数（数据）的接口，而数据总线（DBUS）是用于在计算机内部各个组件之间传输数据的通道。

当ALU的A端口和B端口的数据确定后，ALU会立即开始执行运算操作，将结果放在其输出端口。因此，可以通过数据总线（DBUS）直接观测到运算的数据结果。

然而，标志结果（也称为状态标志）是指示运算结果的特定条件的标志，例如溢出、零结果等。这些标志通常存储在特殊的寄存器中，而不是直接放在数据总线上。在进行运算后，ALU会更新这些标志寄存器，但它们可能需要一些时间来更新。

在计算机的内部时钟信号的控制下，ALU的结果和标志更新将被同步到其他组件，包括将标志结果存储在特定寄存器中。因此，标志结果需要在下一步的操作中才能从相应的寄存器中观测到。

总之，数据结果可以直接通过数据总线（DBUS）观测到，因为ALU在执行运算时立即将结果放在数据总线上。而标志结果则需要在下一步的操作中才能观测到，因为它们需要在特定的寄存器中更新并与系统的时钟同步。

对于独立模式（第一部分）实验，您可以在本篇教程中进行了解。对于微程序模式（第二部分）实验，请您留意本站后续发布的实验教程。

一、实验目的

⑴进一步熟悉 TEC-8 模型计算机的数据通路的结构；

⑵进一步掌握数据通路中各个控制信号的作用和用法；

⑶掌握数据通路中数据流动的路径。

二、实验仪器设备、试剂或材料

1．TEC-8实验系统

2．逻辑测试笔（在实验箱上方，附件盒中）；

三、实验原理

数据通路实验电路图如图 2.4 所示。它由运算器部分、双端口存储器部分加上数据开关 SD7～SD0 连接在一起构成。

在进行数据运算操作时，由 RD1、RD0 选中的寄存器通过 4 选 1 选择器 A 送往 ALU 的 A 端口，由 RS1、RS0 选中的寄存器通过 4 选 1 选择器 B 送往 ALU 的 B 端口；信号 M、S3、S2、 S1、S1 和 S0 决定 ALU 的运算类型，ALU 对 A 端口和 B 端口的两个数连同 CIN 的值进行算数 逻辑运算，得到的数据运算结果在信号 ABUS 为 1 时送往数据总线 DBUS；在 T3 的上升沿， 数据总线 DBUS 上的数据结果写入由 RD1、RD0 选中的寄存器。

在寄存器之间进行数据传送操作时，由 RS1、RS0 选中的寄存器通过 4 选 1 选择器 B 送 往 ALU 的 B 端口；ALU 将 B 端口的数在信号 ABUS 为 1 时送往数据总线 DBUS；在 T3 的上升沿 将数据总线上的数写入由 RD1、RD0 选中的寄存器。ALU 进行数据传送操作由一组特定的 M、 S3、S2、S1、S0、CIN 的值确定。

在进行运算操作时，由 RS1、RS0 选中的寄存器通过 4 选 1 选择器 B 送往 ALU 的 B 端口； 由 RD1、RD0 选中的寄存器通过 4 选 1 选择器 A 送往 ALU 的 A 端口；ALU 对数 A 和 B 进行运 算，运算的数据结果在信号 ABUS 为 1 时送往数据总线 DBUS；在 T3 的上升沿将数据总线上 的数写入由 RD1、RD0 选中的寄存器。ALU 进行何种运算操作由 M、S3、S2、S1、S0、CIN 的 值确定。

在从存储器中取数操作中，由地址 AR7～AR0 指定的存储器单元中的数在信号 MEMW 为 0 时被读出；在 MBUS 为 1 时送数据总线 DBUS；在 T3 的上升沿写入由 RD1、RD0 选中的寄存器。

在写存储器操作中，由 RS1、RS0 选中的寄存器过 4 选 1 选择器 B 送 ALU 的 B 端口；ALU 将 B 端口的数在信号 ABUS 为 1 时送往数据总线 DBUS；在 MEMW 为 1 且 MBUS 为 0 时，通过左 端口将数据总线 DBUS 上的数在 T2 为 1 期间写入由 AR7～AR0 指定的存储器单元。

在读指令操作时，通过存储器右端口读出由 PC7～PC0 指定的存储器单元的内容送 INS7～INS0，当信号 LIR 为 1 时，在 T3 的上升沿写入指令寄存器 IR。

数据开关 SD7～SD0 上的数在 SBUS 为 1 时送到数据总线 DBUS 上，用于给寄存器 R0、R1、 R2 和 R3，地址寄存器 AR，程序计数器 PC 设置初值，用于通过存储器左端口向存储器写入 测试程序。

数据通路实验中涉及到的信号如下：

 M、S3、S2、S1、S0 控制 74181 的算术逻辑运算类型。

CIN 低位 74181 的进位输入。

SEL3 相当于图 2.4 中的 RD1。

SEL2 相当于图 22.4 中的 RD0。SEL3、SEL2 选择送 ALU 的 A 端口的寄存器和被 写入的寄存器。

SEL1 相当于图 2.4 中的 RS1。

SEL0 相当于图 2.4 中的 RS0。SEL1、SEL0 选择送往 ALU 的 B 端口的寄存器。

DRW 为 1 时，在 T3 上升沿对 RD1、RD0 选中的寄存器进行写操作，将数据总线 DBUS 上的数 D7～D0 写入选定的寄存器。

ABUS 当它为 1 时，将运算结果送数据总线 DBUS， 当它为 0 时，禁止运算结果送数据总线 DBUS。

SBUS 当它为 1 时，将运算结果送数据总线 DBUS， 当它为 0 时，禁止运算结果送数据总线 DBUS。

A7～A0 送往 ALU 的 A 端口的数。

B7～B0 送往 ALU 的 B 端口的数。

D7～D0 数据总线 DBUS 上的 8 位数。

MBUS 当它为 1 时，将双端口 RAM 的左端口数据送到数据总线 DBUS。

MEMW 当它为 1 时，在 T2 为 1 期间将数据总线 DBUS 上的 D7～D0 写入双端口 RAM， 写入的存储器单元由 AR7～AR0 指定。

LPC 当它为 1 时，在 T3 的上升沿，将数据总线 DBUS 上的 D7～D0 写入程序计 数器 PC。

PCINC 当它为 1 时，在 T3 的上升沿 PC 加 1。

LAR 当它为 1 时，在 T3 的上升沿，将数据总线 DBUS 上的 D7～D0 写入地址寄 存器 AR。

ARINC 当它为 1 时，在 T3 的上升沿，AR 加 1。

SBUS 当它为 1 时，数据开关 SD7～SD0 的数送数据总线 DBUS。

AR7～AR0 双端口 RAM 左端口存储器地址。

PC7～PC0 双端口 RAM 右端口存储器地址。

INS7～INS0 从双端口 RAM 右端口读出的指令，本实验中作为数据使用。

SETCTL 当它为 1 时，TEC-8 实验系统处于实验台状态。 当它为 0 时，TEC-8 实验系统处于运行程序状态。

上述信号都有对应的指示灯。当指示灯灯亮时，表示对应的信号为 1；当指示灯不亮时， 对应的信号为 0。实验过程中，对每一个实验步骤，都要记录上述信号的值。另外 µA5～µA0 指示灯指示当前微地址。

四、实验内容与步骤

1．将数 75H 写到寄存器 R0，数 28H 写到寄存器 R1，数 89H 写到寄存器 R2，数[你的学号]写到寄 存器 R3。

2．将寄存器 R0 中的数写入存储器 20H 单元，将寄存器 R1 中的数写入存储器 21H 单元，将 寄存器 R2 中的数写入存储器 22H 单元，将寄存器 R3 中的数写入存储器 23H 单元。

3．从存储器 20H 单元读出数到存储器 R3，从存储器 21H 单元读出数到存储器 R2，从存储器 21H 单元读出数到存储器 R1，从存储器 23H 单元读出数到存储器 R0。

4．显示 4 个寄存器 R0、R1、R2、R3 的值，检查数据传送是否正确。

1. 实验准备

将控制器转换开关拨到微程序位置，将编程开关设置为正常位置。打开电源。

• 进行数据通路实验

 ⑴设置数据通路实验模式 按复位按钮 CLR，使 TEC-8 实验系统复位。指示灯 µA5～µA0 显示 00H。将操作模式开关 设置为 SWC=1、SWB=1、SWA=1，准备进入数据通路实验。

按一次 QD 按钮，进入数据通路实验。

 ⑵将数 75H 写到寄存器 R0、数 28H 写到 R1、数 89H 写到 R2、数 32H 写到 R3指示灯 µA5～µA0 显示 0FH。在数据开关 SD7～SD0 上设置数 75H。在数据总线 DBUS 指示灯 D7～D0 上可以看到数设置得正确不正确，发现错误需及时改正。数设置正确后，按一次 QD 按钮，将 SD7～SD0 上的数写入寄存器 R0，进入下一步。

依照写 R0 的方式，在指示灯 µA5～µA0 显示 32H 时，在指示灯 B7～B0 观测寄存器 R0 的值，将数 28H 写入 R1；在指示灯 µA5～µA0 显示 33H 时，在指示灯 B7～B0 上观测 R1 的值， 将数 89H 写入 R2；在指示灯 µA5～µA0 显示 34H 时，在指示灯 B7～B0 上观测 R2 的值，将数 32H 写入 R3。

⑶设置存储器地址 AR 和程序计数器 PC

指示灯 µA5～µA0 显示 35H。此时指示灯 B7～B0 显示寄存器 R3 的值。在数据开关 SD7～ SD0 上设置地址 20H。在数据总线 DBUS 指示灯 D7～D0 上可以看到地址设置得正确不正确。 地址设置正确后，按一次 QD 按钮，将 SD7～SD0 上的地址写入地址寄存器 AR 和程序计数器 PC，进入下一步。

 ⑷将寄存器 R0、R1、R2、R3 中的数依次写入存储器 20H、21H、22H 和 23H 单元。 指示灯 µA5～µA0 显示 36H。此时指示灯 AR7～AR0 和 PC7～PC0 分别显示出存储器左、右 两个端口的存储器地址。指示灯 A7～A0、B7～B0 和 D7～D0 都显示寄存器 R0 的值。按一次 QD 按钮，将 R0 中的数写入存储器 20H 单元，进入下一步。 依照此法，在指示灯 µA5～µA0 显示 37H 时，在 INS7～INS0 上观测存储器 20H 单元的值， 将 R1 中的数写入存储器 21H 单元；在指示灯 µA5～µA0 显示 38H 时，在 INS7～INS0 上观测 存储器 21H 单元的值，将 R2 中的数写入存储器 22H 单元；在指示灯 µA5～µA0 显示 39H 时， 在 INS7～INS0 上观测存储器 22H 单元的值，将 R3 中的数写入存储器 23H 单元。

⑸重新设置存储器地址 AR 和程序计数器 PC 指示灯 µA5～µA0 显示 3AH。此时指示灯 PC7～PC0 显示 23H，INS7～INS0 显示存储器 23H 单元中的数。在数据开关 SD7～SD0 上设置地址 20H。按一次 QD 按钮，将地址 20H 写入地址 寄存器 AR 和程序计数器 PC，进入下一步。

⑹将存储器 20H、21H、22H 和 23H 单元中的数依次写入寄存器 R3、R2、R1 和 R0。 指示灯 µA5～µA0 显示 3BH。此时指示灯 AR7～AR0 显示 20H，PC7～PC0 显示 23H，指示 灯 D7～D0 显示存储器 20H 中的数，INS7～INS0 显示存储器 23H 中的数，按一次 QD 按钮， 将存储器 20H 单元中的数写入寄存器 R3，进入下一步。 依照此法，在指示灯 µA5～µA0 显示 3CH 时，在指示灯 B7～B0 上观测 R3 的值，将存储 器 21H 单元中的数写入寄存器 R2；在指示灯 µA5～µA0 显示 3DH 时，在指示灯 B7～B0 上观 测 R2 的值，将存储器 22H 单元中的数写入寄存器 R1；在指示灯 µA5～µA0 显示 3EH 时，在 指示灯 B7～B0 上观测 R1 的值，将存储器 23H 单元中的数写入寄存器 R0。

⑺观测 R0 的值

指示灯 µA5～µA0 显示 00H。此时指示灯 A7～A0 和 B7～B0 同时显示 R0 的值。

五、实验结果与分析

1．将数 75H 写到寄存器 R0，数 28H 写到寄存器 R1，数 89H 写到寄存器 R2，数[你的学号]（23）写到寄存器 R3。 如图1-图8所示。

2．将寄存器 R0 中的数写入存储器 20H 单元，将寄存器 R1 中的数写入存储器 21H 单元，将 寄存器 R2 中的数写入存储器 22H 单元，将寄存器 R3 中的数写入存储器 23H 单元。 如图9-图18所示。

3．从存储器 20H 单元读出数到存储器 R3，从存储器 21H 单元读出数到存储器 R2，从存储器 21H 单元读出数到存储器 R1，从存储器 23H 单元读出数到存储器 R0。 如图19-图32所示。

可能由于学校设备问题，后续步骤与理论情况存在偏差，敬请留意。

4．显示 4 个寄存器 R0、R1、R2、R3 的值，检查数据传送是否正确。

1. (单选题) 下列命中组合情况中，一次访存过程中不可能发生的是(A)

A、TLB未命中，cache未命中，page未命中

B、TLB未命中，cache命中，page命中

C、TLB命中，cache未命中，page命中

D、TLB命中，cache命中，page未命中

2. (单选题) 下列关于数组a的访问局部性的描述中，正确的是(A)

A、时间局部性和空间局部性皆有

B、无时间局部性，有空间局部性

C、有时间局部性，无空间局部性

D、时间局部性和有空间局部性皆无

3. (单选题) 地址总线A13(高位)-A0(低位),用4KX4位的存储芯片组成16KB存储器,则产生片选信号的地址线是(C)

A、A2 A3

B、A0 A1

C、A13 A12

D、A14 A15

4. (单选题)下列有关RAM和ROM的叙述中，正确的是(A)

（1）RAM是易失性存储器，ROM是非易失性存储器

（2）RAM和ROM都采用随机存取方式进行信息访问

（3）RAM和ROM都可用作cache

（4）RAM和ROM都需要进行刷新

A、仅（1）和（2）

B、仅（2）和（3）

C、仅（1）、（2）和（4）

D、仅（2）、（3）和（4）

5. (单选题) 假定用若干个2KX4位的芯片组成一个8KX8位的存储器，则地址为0B1FH所在芯片的最小地址是(D)

A、0000H

B、0600H

C、0700H

D、0800H

6. (单选题) 某计算机主存容量为64KB，其中ROM区为4KB,其余为RAM区，按字节编址。现要用2KX8位的ROM芯片和4KX4位的RAM芯片来设计存储器，则需要上述规格的ROM和RAM芯片数分别为(D)

A、1,   15

B、2,  15

C、1,  30

D、2,  30

7. (单选题) 下列关于缺页处理的叙述中，错误的是(D)

A、缺页是在地址转换时，CPU检测到的一种异常

B、缺页处理由操作系统提供的缺页处理程序完成

C、缺页处理程序根据页故障地址，从外存读入所缺失的页

D、缺页处理完成后执行发生缺页的指令的下一条指令

8. (单选题) 假定DRAM芯片中存储阵列的行数为x,列数为y，对于一个2KBX1位的DRAM芯片，为了保证其地址引脚数最少，并尽量较少刷新开销，则x和y的取值分别是(C)

A、2048，1

B、64，32

C、32，64

D、1，2048

9. (单选题) 下列各类存储器中，不采用随机存取方式是(B)

A、EPROM

B、CDROM

C、DRAM

D、SRAM

10. (单选题) 下列关于闪存（Flash Memory)的叙述中，错误的是(A)

A、信息可读可写，并且读写速度一样快

B、存储元由MOS管组成，是一种半导体存储器

C、掉电后信息不丢失，是一种非易失性存储器

D、采用随机访问方式，可替代计算机外部存储器

11. (单选题) 某计算机使用四体交叉编制存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005、8006、8007、8008、8001、8002、8003、8004、8000，则可能发生访问冲突的地址对是(D)

A、8004和8008

B、8002和8007

C、8001和8008

D、8000和8004

12. (单选题) 某容量为256MB的存储器，它是由若干4Mx8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是多少(B)

A、22

B、19

C、30

D、36

13. (单选题) 下列存储器中，在工作期间需要周期性刷新的是(B)

A、SRAM

B、DRAM

C、ROM

D、FLASH

14. (简答题) 什么是程序局部性原理

答：进程运行时往往呈现出高度的局部性,包括时间局部性和空间局部性。 (1)时间局部性是指某一单元被访问,则在不久的将来,它可能再被访问; (2)空间局部性是指一旦一个存储单元被访问,那么它附近的单元也将很快被访问。 进程的某些程序段在进程整个运行期间,可能根本不使用,如出错处理等,因而没有必要调入内存;互斥执行的多个程序段在进程运行时,根据系统只执行其中一段,没有必要同时驻留内存;在进程的一次运行中,有些程序段执行完毕,从某一时刻起不再用到,因而没有必要再占用内存区域。可以看出:程序局部性原理是虚拟存储技术引入的前提。

15. (简答题) 某页式存储管理,页大小为2KB,逻辑地址空间包含16页,物理地址空间为8页,逻辑地址应有多少位?主存物理空间有多大?

答：逻辑地址空间包含16页，页大小为2KB，所以逻辑地址空间为32KB，逻辑地址应用4+11=15位 物理空间共有8页，页大小为2KB，所以主存物理空间16KB

16. (简答题) 在一个分页虚存系统中,用户虚地址空间为32页,页长1KB,主存物理空间为16KB,已知用户程序长度为10页长,若虚页0,1,2,3已经被分别调入主存8,7,4,10页中,请问虚地址0AC5H和1AC5H对应的物理地址是多少?

答：页长1KB，所以页内地址为10位。 主存物理页面数：16页，共14位地址码(其中页面号4位，页内地址10位) 用户虚地址空间：32页，页面号为0~31；共15位地址码(其中页面号5位，页内地址10位) 0AC5H=00010，1011000101B，页面号为2，已被调入到主存页4，所以，物理地址中的页面号为4，页内地址与虚地址的页内地址相同，所以是：0100，1011000101=12C5H 1AC5H=00110，1011000101B，页面号为6，未被调入到主存页中，所以无物理地址，会发生缺页中断。

17. (简答题) DRAM存储器为什么要刷新？有哪些刷新方法？

答:由于存储的信息电荷终究是有泄漏的,电荷数又不能像SRAM存储元那样由电源经负载管来补充,时间一长,信息就会丢失。为此必须设法由外界按一定规律给栅极充电,按需要补给栅极电容的信息电荷,此过程叫“刷新”。

刷新方法有：

集中式---正常读/写操作与刷新操作分开进行,刷新集中完成。

​分散式---将一个存储系统周期分成两个时间片,分时进行正常读/写操作和刷新操作。

异步式---前两种方式的结合,每隔一段时间刷新一次,保证在刷新周期对整个存储器刷新一遍。

18. (简答题) 用16KX8位的SRAM芯片构成64KX32位存储器,请画出该存储器的组成逻辑框图

​答：所需芯片总数（64K×32）÷（16K×16）=8片因此存储器可分为4个模块，每个模块16K×32位，各模块通过A15、A14进行2：4译码

19. (简答题)设有一个存储器,地址位为20位,字长为32位,请问

(1)该存储器能够存储多少字节的信息?

(2)如果存储器由512KX8位的SRAM芯片组成,需要多少片?

(3)如果存储器由512KX8位的SRAM芯片组成,需要多少位地址作芯片选择?

答：4MB

20. (简答题) 已知cache存储周期40ns,主存存储周期为200ns,cache/主存系统平均访问时间为50ns,求cache的命中率是多少?

答：0.9375;93.75%

21. (简答题) 主存与cache的地址映射有几种方式,分别是什么？

答：主存与cache的地址映射方式有全相联方式、直接方式和组相联方式三种.

22. (简答题) 主存容量为4MB,虚存容量为1GB, 则虚地址和物理地址各为多少位?如果页面大小为4KB,则页表长度是多少?

答：主存容量为4MB，物理地址22位 虚存容量为1GB，虚拟地址30位 页表长度，即页面数=1GB/ 4KB=218=256K

23. (简答题) 设有一个存储器，具有20位地址和32位字长，请问该存储器能存储多少字节的信息

答：4MB

24. (计算题)设CPU地址线A11--A0.数据线D7-D0,请用2KX8位的存储芯片，构成4KX8位的存储，并给出CPU与存储器之间的连接。

答：要构成4KX8位的存储，可以使用两个2KX8位的存储芯片，并将它们连接在一起。

首先，将CPU的地址线A11-A0连接到两个存储芯片的地址线A10-A0上。这将允许CPU访问4K（2^12）个存储位置。

接下来，将CPU的数据线D7-D0连接到两个存储芯片的数据线D7-D0上。这将使CPU能够读取和写入8位的数据。

对于两个存储芯片，可以将CPU的控制信号连接到两个存储芯片的相应引脚上，如下所示：

CPU的片选信号连接到两个存储芯片的片选引脚，使得同时选中两个芯片。

CPU的读使能信号连接到两个存储芯片的读使能引脚，使得CPU能够从存储器读取数据。

CPU的写使能信号连接到两个存储芯片的写使能引脚，使得CPU能够向存储器写入数据。

总结起来，连接CPU与2KX8位存储芯片构成4KX8位存储的连接如下：

CPU地址线A11-A0连接到两个存储芯片的地址线A10-A0。

CPU数据线D7-D0连接到两个存储芯片的数据线D7-D0。

CPU片选信号连接到两个存储芯片的片选引脚。

CPU读使能信号连接到两个存储芯片的读使能引脚。

CPU写使能信号连接到两个存储芯片的写使能引脚。

CPU地址线A11和A10通过解码器连接到两个存储芯片的芯片选通（CS）引脚。

连接存储芯片的电源和地线引脚。

25. (计算题)某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB,采用也是页式存储管理方式，页面大小为4KB，TLB(快表)采用全相联映射。有4个页表项，内容如下表，试求出对虚拟地址03FFF180H进行虚实地址转换的结果是多少?

答：0153180H

实验准备:

 1、 将控制器转换开关拨到  “独立”位置，编程开关和短路子DZ11设置      为左边“正常”位置；

 2、开关DP=1（向上）模型机处于单周期状态 ；

3、按如下表完成连线 。

（1）置地址

电平开关：

K15置高电平【数据开关SD0~SD7的数据送往数据总线D0~D7】；

K13置高电平【将数据总线DBUS上的数据D0~D7写入地址寄存器AR】

K9置高电平  【将数据总线DBUS上的D7~D0写入程序计数器PC】

其他电平开关置低电平

数据开关置 0001 0000B（10H）

数据总线    D0~D7显示0001 0000B【设置存储器地址为10H】

【（按QD键）】

程序计数器 PC7~PC0显示0001 0000B

地址寄存器 AR7~AR0显示0001 0000B

结果如图1所示。

（2）置第一个数据

电平开关：

K15置高电平【数据开关SD0~SD7的数据送往数据总线D0~D7】

K14置高电平【地址寄存器AR加1】

K12置高电平【将数据总线DBUS上的D7~D0写入双端口RAM写入的存储器，单元由AR7~AR0指定】

其他电平开关置低电平

数据开关SD7~SD0置为1000 0101B【85H】【设置10H地址存储的数据为85H】

数据总线  D7~D0显示1000 0101B

【（按QD键）】：将数据85H写入地址10H              地址寄存器AR7~AR0加1，显示0001 0001B。如图2所示。

（3）、置第二个数据

电平开关  设置不变

数据开关SD7~SD0置为0110 0000B【60H】【设置11H地址存储的数据为60H】

数据总线  D7~D0显示0110 0000B

【（按QD键）】：将数据60H写入地址11H

             地址寄存器AR7~AR0加1，显示0001 0010B。

如图3所示。

（4）置第三个数据

电平开关  设置不变

数据开关SD7~SD0置为0011 1000B【38H】【设置12H地址存储的数据为38H】

数据总线  D7~D0显示0011 1000B

【（按QD键）】：将数据38H写入地址12H

             地址寄存器AR7~AR0加1，显示0001 0011B。

如图4所示。

（5）回置地址

电平开关：

K15置高电平【数据开关SD0~SD7的数据送往数据总线D0~D7】；

K13置高电平【将数据总线DBUS上的数据D0~D7写入地址寄存器AR】

K9置高电平【将数据总线 DBUS 上的 D7~D0 写入程序计数器PC】

其他电平开关置低电平

数据开关  SD7~SD0置为0001 0000B（10H）

数据总线  D0~D7显示0001 0000B【选择存储器地址为10H】

【（按QD键）】： 程序计数器PC7~PC0显示0001 0000B

              地址寄存器AR7~AR0显示0001 0000B

如图5所示

（6）读第一个数据

电平开关：

K14置高电平【地址寄存器AR加1】

K11置高电平【将双端口 RAM 的左端口数据送到数据总线 DBUS，读取单元由AR7 ~ AR0指定】

K10置高电平【PC 加 1】

【读存储单元10H内数据】

数据总线    D7 ~ D0显示1000 0101B【85H】

地址寄存器 AR7 ~ AR0显示0001 0000B【10H】

程序计数器 PC7 ~ PC0显示0001 0000B【10H】

如图6所示。

（7）读第二个数据

电平开关设置不变

【（按QD键）】：【读存储单元11H内数据】

数据总线    D7 ~ D0显示0110 0000B【60H】

地址寄存器 AR7 ~ AR0显示0001 0001B【11H】

程序计数器 PC7 ~ PC0显示0001 0001B【11H】

如图7所示。

（8）读第三个数据

电平开关设置不变

【（按QD键）】：【读存储单元12H内数据】

数据总线    D7 ~ D0显示0011 1000B【38H】

地址寄存器 AR7 ~ AR0显示0001 0010B【12H】

程序计数器 PC7 ~ PC0显示0001 0010B【12H】

如图8所示。

一.多选题（共15 题,39.0分）

1.假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的字符码是[D]

  A11001010

  B11010111

  C11001100

  D11001011

2.字长16位并用定点补码小数表示时，一个字所能表示在范围是[D]      

  A0~1-2-15

  B-（1-2-15）~（1-2-15）

  C-1~1

  D-1~（1-2-15）

3.冯.诺依曼结构计算机中数据采用二进制编码表示，其主要原因是[ABC] 

  A二进制运算规则简单

  B制造两个稳态的物理器件较为容易

  C 便于逻辑门电路实现算术运算

  D全不是

4.冯．诺依曼计算机最根本的特征是[C] 

  A以控制器为中心

  B以运算器为中心

  C以存储器为中心

  D以总线为中心

5.3个“1”和5个“0”组成的8位二进制补码能表示的最小整数是[B] 

  A-126

  B-125

  C-32

  D-3

6计算机系统中，硬件与软件之间在界面是[A] 

  A操作系统

  B高级语言

  C指令系统

  D汇编语言

7.若9BH是一个移码，则其对应的十进制数是[A]    

  A27

  B-27

  C-101

  D101

8.在机器数 [A] 中，零的表示形式是唯一的

  A补码和移码

  B反码和移码

  C补码和反码

  D原码

9.冯．诺依曼计算机最基本的特点是[D] 

  A按地址访问存储器

  B数据以二进制编码并进行二进制计算

  C以存储器为中心

  D采用程序存储控制方式

10已知X<0, 且[x]原=X0X1X2....Xn  ，则[x]补可以通过[C] 求得。

  A各位求反，末位加1

  B各位求反

  C除X0之外，各位求反，末位加1

  D[x]反-1

11浮点数的表示范围和精度取决于[A]      

  A阶码的位数和尾数的位数

  B阶码的编码方式和尾数的位数

  C阶码的编码方式和尾数的编码方式

  D阶码的位数和尾数的编码方式

12全加器和半加器的区别是多一个输入端，即[C]

  A高位进位

  B符号位

  C低位进位

  D本位进位

13现代计算机中，适合电气与电子技术的特征是[B]

  A输入输出系统

  B采用二进制编码

  C程序存储

  D指令驱动

14下面在四个8位移码【X】移中，当求【-X】移时将发生溢出的是[D]

  A11111111

  B00000000

  C10000000

  D01111111

15将高级语言源程序转换为机器级目标代码文件的程序为[C]

  A汇编程序

  B链接程序

  C编译程序

  D解释程序

二.判断题（共7 题,18.2分）

1决定计算机计算精度的主要技术指标一般是指计算机的字长[√]

2程序是由指令组成的，指令是计算机能够识别并执行的操作命令 [√]

3在原码、反码和补码三种机器码中，补码的表示范围最大（请说明原因）[√]

4字长为8位时，原码、反码的表示范围为-127~+128，而补码的表示范围为-128~+127[√]

5浮点数取值范围由阶码的位数决定，其精度由尾数的位数决定[√]

6浮点数通常采用规格化数表示，规格化指其尾数的第一位为1的浮点数[X]

7若【X】补>【Y】补，则｜X｜>｜Y｜,请说明理由[X]

三.简答题（共10 题,26.0分）

1.定点数和浮点数表示数据有何不同

答：定点数表示方式是一种固定精度的表示方式，整数部分和小数部分各自占用固定的位数，因此精度固定，表示的范围也是固定的。例如，一个32位的定点数可能会将前16位表示整数部分，后16位表示小数部分，其表示的范围和精度都是固定的。

而浮点数表示方式则是一种动态精度的表示方式，它可以根据需要动态调整小数点的位置来达到更高的精度和更大的表示范围。通常浮点数采用科学计数法，由符号位、阶码和尾数三部分组成，其中阶码表示小数点的位置，而尾数表示小数部分的值。

2.已知计算机的字长为32位，存储器的容量为1MB,分别计算按字节、半字、字和双字的寻址范围

答：按字节寻址：由于一个字节是8位，所以一个字可以表示为4个字节，因此该存储器的寻址范围为：

0 ~ (1,048,576 - 1) = 0 ~ 1,048,575

按半字寻址：一个半字是16位，因此每个字可以表示为2个半字，该存储器的寻址范围为：

0 ~ (1,048,576 / 2 - 1) = 0 ~ 524,287

按字寻址：一个字是32位，该存储器的寻址范围为：

0 ~ (1,048,576 / 4 - 1) = 0 ~ 262,143

按双字寻址：一个双字是64位，因此每个字可以表示为2个双字，该存储器的寻址范围为：

0 ~ (1,048,576 / 8 - 1) = 0 ~ 131,071

3.什么是CPU

答：CPU主要负责执行计算机程序中的指令，控制和协调计算机各个部件的工作，是计算机的大脑。CPU包含运算器、控制器和寄存器等部件，能够对数据进行运算、存储和传输等操作。CPU的性能是影响计算机整体性能的重要因素之一。

4.冯.诺依曼计算机主要包括哪几个部分

答：1.中央处理器（CPU）：包括控制器和运算器，控制整个计算机的运行过程。

2.存储器：用于存储程序和数据，包括主存储器和辅助存储器。

3.输入设备：将数据输入计算机，如键盘、鼠标等。

4.输出设备：将计算结果输出给用户，如显示器、打印机等。

5.总线：连接各个部件，传输数据和指令的通道。

5.存储容量

题目表述不清楚。

6.采用IEEE 754标准浮点格式（32位），尾符1位，阶码8位，尾数23位，则二进制数C2050000H的十进制数是多少 ？

答：42.5

7.什么是计算机

答：计算机是一种电子设备，能够自动执行程序，处理数据，并按照一定的逻辑关系进行操作和控制。计算机主要由硬件和软件两部分组成，其中硬件包括中央处理器、内存、输入输出设备等物理组件，而软件则是指各种程序和指令，用于指导计算机进行各种操作和控制。计算机广泛应用于各个领域，如科学研究、工业生产、金融服务、教育、娱乐等等。

8.将数-11/2;0.375表示为阶符1位,  阶码2位,尾符1位,尾数4位的浮点数

-11/2:[1 011 1 0111]

0.375:[0 10 0 1.1000]

9.【X】补=【Y】反=【Z】原=(E0)16,则X Y Z的十进制数值各是多少？(假设字长为8位,第一位为符号位)

答：127

10.写出下列各数的原码、反码和补码:0，-0，0.10101

 答：(1) 0 的原码、反码和补码都是 00000000

(2) -0 的原码是 10000000，反码是 11111111，补码是 00000000。

 (3) 0.10101 的原码：0010101，反码：0010101，补码：0010101

四.论述题（共1 题,2.6分）

1.有F1=CC900000H,F2=B0C00000H，试比较F1和F2之间的关系

F1>F2

五.计算题（共5 题,14.2分）

1.写出如下数据的原码、反码和补码0，-0，0.10101，-0.10101，0.11111，-0.11111，-0.10000，0.10000

(1) 原码：0，反码：0，补码：0

(2) 原码：10000000，反码：10000000，补码：10000000

(3) 原码：0.10101，反码：0.10101，补码：0.10101

(4) 原码：-0.10101，反码：-0.10101，补码：1001011

(5) 原码：0.11111，反码：0.11111，补码：0.11111

(6) 原码：-0.11111，反码：-0.11111，补码：1000001

(7) 原码：-0.10000，反码：-0.10000，补码：1000000

(8) 原码：0.10000，反码：0.10000，补码：0.10000

2.将如下十进制数表示为IEEE754单精度浮点数-6 5/8,   3.1415927,  64000

-6:-1.10000000

5/8:01000000101000000000000000000000

3.1415927:3.1415927410125732

64000:553648128

3.给出如下补码的真值0.10010，1.10010，1.11111，1.00000，0.10001，1.00001

0.10010:0.5625

1.10010:-0.625

1.11111:-2

1.00000:无法表示

0.10001:-0.10001

1.00001:-7

4.已知x和y，用变形补码计算x+y，同时指出结果是否溢出

(1)x=0.10110  y=-0.00001

(2)x=0.11001  y=0.10101

(1)x+y=-0.10110，结果没有溢出

(2)x+y=-0.4375，结果产生溢出

5.x=2-011 x 0.100101  y=2-010 x (-0.011110)阶码和尾数均采用变形补码进行运算，求x+y

x + y = -0.1484375。

2.测试K15的高电平指示灯指示情况（红灯亮）

3.测试T1第一次接触测试笔在DP=0时指示灯指示情况（右双黄灯表示2进制），下图为1（01）

4.测试T1第二次接触测试笔在DP=0时指示灯指示情况（右双黄灯表示2进制），下图为2（10）

5.测试T1第三次接触测试笔在DP=0时指示灯指示情况（右双黄灯表示2进制），下图为3（11）