本教程作业部分答案使用AI辅助完成，本人不对答案的正确性作保证。请您自行斟酌。
1. (单选题) 下列命中组合情况中，一次访存过程中不可能发生的是(A)
A、TLB未命中，cache未命中，page未命中
B、TLB未命中，cache命中，page命中
C、TLB命中，cache未命中，page命中
D、TLB命中，cache命中，page未命中
2. (单选题) 下列关于数组a的访问局部性的描述中，正确的是(A)
A、时间局部性和空间局部性皆有
B、无时间局部性，有空间局部性
C、有时间局部性，无空间局部性
D、时间局部性和有空间局部性皆无
3. (单选题) 地址总线A13(高位)-A0(低位),用4KX4位的存储芯片组成16KB存储器,则产生片选信号的地址线是(C)
A、A2 A3
B、A0 A1
C、A13 A12
D、A14 A15
4. (单选题)下列有关RAM和ROM的叙述中，正确的是(A)
（1）RAM是易失性存储器，ROM是非易失性存储器
（2）RAM和ROM都采用随机存取方式进行信息访问
（3）RAM和ROM都可用作cache
（4）RAM和ROM都需要进行刷新
A、仅（1）和（2）
B、仅（2）和（3）
C、仅（1）、（2）和（4）
D、仅（2）、（3）和（4）
5. (单选题) 假定用若干个2KX4位的芯片组成一个8KX8位的存储器，则地址为0B1FH所在芯片的最小地址是(D)
A、0000H
B、0600H
C、0700H
D、0800H
6. (单选题) 某计算机主存容量为64KB，其中ROM区为4KB,其余为RAM区，按字节编址。现要用2KX8位的ROM芯片和4KX4位的RAM芯片来设计存储器，则需要上述规格的ROM和RAM芯片数分别为(D)
A、1, 15
B、2, 15
C、1, 30
D、2, 30
7. (单选题) 下列关于缺页处理的叙述中，错误的是(D)
A、缺页是在地址转换时，CPU检测到的一种异常
B、缺页处理由操作系统提供的缺页处理程序完成
C、缺页处理程序根据页故障地址，从外存读入所缺失的页
D、缺页处理完成后执行发生缺页的指令的下一条指令
8. (单选题) 假定DRAM芯片中存储阵列的行数为x,列数为y，对于一个2KBX1位的DRAM芯片，为了保证其地址引脚数最少，并尽量较少刷新开销，则x和y的取值分别是(C)
A、2048，1
B、64，32
C、32，64
D、1，2048
9. (单选题) 下列各类存储器中，不采用随机存取方式是(B)
A、EPROM
B、CDROM
C、DRAM
D、SRAM
10. (单选题) 下列关于闪存（Flash Memory)的叙述中，错误的是(A)
A、信息可读可写，并且读写速度一样快
B、存储元由MOS管组成，是一种半导体存储器
C、掉电后信息不丢失，是一种非易失性存储器
D、采用随机访问方式，可替代计算机外部存储器
11. (单选题) 某计算机使用四体交叉编制存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005、8006、8007、8008、8001、8002、8003、8004、8000，则可能发生访问冲突的地址对是(D)
A、8004和8008
B、8002和8007
C、8001和8008
D、8000和8004
12. (单选题) 某容量为256MB的存储器，它是由若干4Mx8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是多少(B)
A、22
B、19
C、30
D、36
13. (单选题) 下列存储器中，在工作期间需要周期性刷新的是(B)
A、SRAM
B、DRAM
C、ROM
D、FLASH
14. (简答题) 什么是程序局部性原理
答：进程运行时往往呈现出高度的局部性,包括时间局部性和空间局部性。 (1)时间局部性是指某一单元被访问,则在不久的将来,它可能再被访问; (2)空间局部性是指一旦一个存储单元被访问,那么它附近的单元也将很快被访问。 进程的某些程序段在进程整个运行期间,可能根本不使用,如出错处理等,因而没有必要调入内存;互斥执行的多个程序段在进程运行时,根据系统只执行其中一段,没有必要同时驻留内存;在进程的一次运行中,有些程序段执行完毕,从某一时刻起不再用到,因而没有必要再占用内存区域。可以看出:程序局部性原理是虚拟存储技术引入的前提。
15. (简答题) 某页式存储管理,页大小为2KB,逻辑地址空间包含16页,物理地址空间为8页,逻辑地址应有多少位?主存物理空间有多大?
答：逻辑地址空间包含16页，页大小为2KB，所以逻辑地址空间为32KB，逻辑地址应用4+11=15位 物理空间共有8页，页大小为2KB，所以主存物理空间16KB
16. (简答题) 在一个分页虚存系统中,用户虚地址空间为32页,页长1KB,主存物理空间为16KB,已知用户程序长度为10页长,若虚页0,1,2,3已经被分别调入主存8,7,4,10页中,请问虚地址0AC5H和1AC5H对应的物理地址是多少?
答：页长1KB，所以页内地址为10位。 主存物理页面数：16页，共14位地址码(其中页面号4位，页内地址10位) 用户虚地址空间：32页，页面号为0~31；共15位地址码(其中页面号5位，页内地址10位) 0AC5H=00010，1011000101B，页面号为2，已被调入到主存页4，所以，物理地址中的页面号为4，页内地址与虚地址的页内地址相同，所以是：0100，1011000101=12C5H 1AC5H=00110，1011000101B，页面号为6，未被调入到主存页中，所以无物理地址，会发生缺页中断。
17. (简答题) DRAM存储器为什么要刷新？有哪些刷新方法？
答:由于存储的信息电荷终究是有泄漏的,电荷数又不能像SRAM存储元那样由电源经负载管来补充,时间一长,信息就会丢失。为此必须设法由外界按一定规律给栅极充电,按需要补给栅极电容的信息电荷,此过程叫“刷新”。
刷新方法有：
集中式—正常读/写操作与刷新操作分开进行,刷新集中完成。
分散式—将一个存储系统周期分成两个时间片,分时进行正常读/写操作和刷新操作。
异步式—前两种方式的结合,每隔一段时间刷新一次,保证在刷新周期对整个存储器刷新一遍。
18. (简答题) 用16KX8位的SRAM芯片构成64KX32位存储器,请画出该存储器的组成逻辑框图
答：所需芯片总数（64K×32）÷（16K×16）=8片因此存储器可分为4个模块，每个模块16K×32位，各模块通过A15、A14进行2：4译码
19. (简答题)设有一个存储器,地址位为20位,字长为32位,请问
(1)该存储器能够存储多少字节的信息?
(2)如果存储器由512KX8位的SRAM芯片组成,需要多少片?
(3)如果存储器由512KX8位的SRAM芯片组成,需要多少位地址作芯片选择?
答：4MB
20. (简答题) 已知cache存储周期40ns,主存存储周期为200ns,cache/主存系统平均访问时间为50ns,求cache的命中率是多少?
答：0.9375;93.75%
21. (简答题) 主存与cache的地址映射有几种方式,分别是什么？
答：主存与cache的地址映射方式有全相联方式、直接方式和组相联方式三种.
22. (简答题) 主存容量为4MB,虚存容量为1GB, 则虚地址和物理地址各为多少位?如果页面大小为4KB,则页表长度是多少?
答：主存容量为4MB，物理地址22位 虚存容量为1GB，虚拟地址30位 页表长度，即页面数=1GB/ 4KB=218=256K
23. (简答题) 设有一个存储器，具有20位地址和32位字长，请问该存储器能存储多少字节的信息
答：4MB
24. (计算题)设CPU地址线A11–A0.数据线D7-D0,请用2KX8位的存储芯片，构成4KX8位的存储，并给出CPU与存储器之间的连接。
答：要构成4KX8位的存储，可以使用两个2KX8位的存储芯片，并将它们连接在一起。
首先，将CPU的地址线A11-A0连接到两个存储芯片的地址线A10-A0上。这将允许CPU访问4K（2^12）个存储位置。
接下来，将CPU的数据线D7-D0连接到两个存储芯片的数据线D7-D0上。这将使CPU能够读取和写入8位的数据。
对于两个存储芯片，可以将CPU的控制信号连接到两个存储芯片的相应引脚上，如下所示：
CPU的片选信号连接到两个存储芯片的片选引脚，使得同时选中两个芯片。
CPU的读使能信号连接到两个存储芯片的读使能引脚，使得CPU能够从存储器读取数据。
CPU的写使能信号连接到两个存储芯片的写使能引脚，使得CPU能够向存储器写入数据。
总结起来，连接CPU与2KX8位存储芯片构成4KX8位存储的连接如下：
CPU地址线A11-A0连接到两个存储芯片的地址线A10-A0。
CPU数据线D7-D0连接到两个存储芯片的数据线D7-D0。
CPU片选信号连接到两个存储芯片的片选引脚。
CPU读使能信号连接到两个存储芯片的读使能引脚。
CPU写使能信号连接到两个存储芯片的写使能引脚。
CPU地址线A11和A10通过解码器连接到两个存储芯片的芯片选通（CS）引脚。
连接存储芯片的电源和地线引脚。
25. (计算题)某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB,采用也是页式存储管理方式，页面大小为4KB，TLB(快表)采用全相联映射。有4个页表项，内容如下表，试求出对虚拟地址03FFF180H进行虚实地址转换的结果是多少?
答：0153180H
